

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2002-350474

(P2002-350474A)

(43) 公開日 平成14年12月4日 (2002.12.4)

(51) Int.Cl.

識別記号

FI

テーマコード(参考)

G 0 1 R 19/04

G 0 1 R 19/04

B 2 G 0 3 5

審査請求 未請求 請求項の数 8 OL (全 8 頁)

(21) 出願番号 特願2002-18927(P2002-18927)

(22) 出願日 平成14年1月28日 (2002.1.28)

(31) 優先権主張番号 1 0 1 0 3 4 8 1 . 4

(32) 優先日 平成13年1月26日 (2001.1.26)

(33) 優先権主張国 ドイツ (DE)

(71) 出願人 501172372

ローデ ウント シュワルツ ゲゼルシャ
フト ミット ベシュレンクテル ハフツ
ング ウント コンパニー コマンディッ
ト ゲゼルシャフト

Rohde & Schwarz Gmb
H & Co. KG

ドイツ ミュンヘン D-81671 ミュー
ルドルフシュトラッセ 15

(74) 代理人 100087745

弁理士 清水 善▲廣▼ (外2名)


最終頁に続く

(54) 【発明の名称】 準尖頭値検出器

(57) 【要約】 (修正有)

【課題】 準尖頭値検出器は、高い長期安定性ならびに温度安定性を有し、各周波数帯において使用可能であり、且つ、調整を必要としないものを提供する。

【解決手段】 準尖頭値検出器1は、信号 S_{in} の包絡線の重みづけした値(準尖頭値)を検出する上で役立つ。この準尖頭値検出器1は、充電コンデンサに関するプロセスをシミュレーションするデジタル充電フィルタ4、放電コンデンサに関するプロセスをシミュレーションするデジタル放電フィルタ8、デジタル充電フィルタ4及びデジタル放電フィルタ8の下流に接続された、計測装置の減衰応答をシミュレーションするデジタル減衰フィルタ6を含む。



【特許請求の範囲】

【請求項1】 信号(S_{in})の包絡線の重みづけした値(準尖頭値)を検出するための準尖頭値検出器(1)であって:充電コンデンサ(C)に関するプロセスをシミュレーションするデジタル充電フィルタ(4);放電コンデンサ(C)に関するプロセスをシミュレーションするデジタル放電フィルタ(8);前記デジタル充電フィルタ(4)及び前記デジタル放電フィルタ(8)の下流に接続された、計測装置の減衰応答をシミュレーションするデジタル減衰フィルタ(6);を備える準尖頭値検出器。

【請求項2】 デジタル充電フィルタ(4)及びデジタル放電フィルタ(8)は、1次のIIR(無限インパルス応答)フィルタの形をとり、それぞれは、1次のローパスフィルタを具体化することを特徴とする請求項1記載の準尖頭値検出器。

【請求項3】 前記1次のIIR(無限インパルス応答)フィルタは、2つの加算器(25, 27)、前記加算器(25, 27)の間に備えられる遅延エレメント(28)、前記IIRフィルタの入力(IN)を、それぞれの場合において前記加算器(25, 27)の1つに接続する2つの入力係数乗算器(24, 26)及び出力側の加算器(27)を入力側の加算器(25)に接続するフィードバック係数乗算器(29)を含み、且つ、それにおいてデジタル放電フィルタ(8)に関する入力係数乗算器(24, 26)の係数(b_1 , b_2)は、ゼロとなることを特徴とする請求項2記載の準尖頭値検出器。

【請求項4】 前記デジタル減衰フィルタ(6)は、2次のIIR(無限インパルス応答)フィルタの形をとり、2つの臨界的に減衰させる、結合した1次のローパスフィルタを具体化することを特徴とする請求項1乃至3のいずれかに記載の準尖頭値検出器。

【請求項5】 前記2次のIIR(無限インパルス応答)フィルタは、3つの加算器(16, 17, 18)、前記加算器(16, 17, 18)の間に備えられる2つの遅延エレメント(19, 20)、前記IIRフィルタの入力(IN)を、それぞれの場合において前記加算器(16, 17, 18)の1つに接続する3つの入力係数乗算器(21, 22, 23)、及び出力側の加算器(18)を、それぞれの場合においてそれを除いたほかの加算器(16, 17)の1つに接続する2つのフィードバック係数乗算器(14, 15)を包含し、且つ、それにおいて前記入力(IN)を入力側の加算器(16)に接続する入力係数乗算器(21)及び前記入力(IN)を出力側の加算器(18)に接続する入力係数乗算器(23)の係数(b_1 , b_3)は等しいことを特徴とする請求項4記載の準尖頭値検出器。

【請求項6】 前記デジタル充電フィルタ(4)及び前記デジタル放電フィルタ(8)の上流にデジタル

入力フィルタ(2a)を備えることを特徴とする請求項1乃至5のいずれかに記載の準尖頭値検出器。

【請求項7】 前記デジタル入力フィルタ(2a)は、2次のIIR(無限インパルス応答)フィルタの形をとることを特徴とする請求項6記載の準尖頭値検出器。

【請求項8】 前記デジタル入力フィルタ(2a)と前記デジタル充電フィルタの間に絶対値ジェネレータ(2b)を備えることを特徴とする請求項6又は7記載の準尖頭値検出器。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、いわゆる準尖頭値検出器に関する。準尖頭値検出器は、信号の包絡線、例えば、中間周波数段の信号の包絡線の重み付けしたピーク値を検出する上で役立つ。

【0002】

【従来の技術】準尖頭値検出器は、電気的なノイズ電圧の包絡線を人間の耳又は人間の目の身体的知覚応答に適合された出力信号レベルに変換する。この種の準尖頭値検出器については、「IEC CISPR 16-1/1999-10」、「Specification of Radio Disturbance and Immunity Measuring Apparatus and Method」(無線妨害及びイミュニティ計測装置及び方法の仕様)、第1部:「Radio Disturbance and Immunity Measuring Apparatus」(無線妨害及びイミュニティ計測装置)に詳述されている。人間の耳又は人間の目は、同一振幅の干渉パルスが高いレートで繰り返されるほど、当該干渉パルスをより一層わずらわしく感じる。準尖頭値検出器の目的は、人間の耳又は人間の目の、この主観的な知覚応答をシミュレーションすることにある。

【0003】図2は、前述の仕様において要求される準尖頭値検出器の振る舞いを示している。ここには、それぞれの場合に、準尖頭値検出器の出力において等しい出力レベルを得るために必要となる入力側のノイズ電圧が、ノイズ電圧のパルスレート(繰り返しのレート)の関数として表されている。この図では、特定の出力レベルを得るために準尖頭値検出器が、より高いパルスレートの場合に比べると、より低いパルスレートにおいて、高いノイズ電圧を必要とすることが認識できる。別の表現を用いれば、準尖頭値検出器は、比較的パルスレートの高いノイズ電圧に対して、より高感度になると言える。

【0004】準尖頭値検出器は、以前から図1から明らかになる方法によるアナログ的な設計により構成されている。これについては、例えば、1986年5月にHewlett Packard(ヒューレット・パッカー

ド)によって出版された「Application Note HP-AN 331-1」(アプリケーション・ノートHP-AN 331-1)から知ることができる。 S_{in} は、ダイオードDにおいて整流され、充電抵抗 R_1 を介してコンデンサCに供給される。入力信号 S_{in} の各半波の間に、それに応じてコンデンサCが充電抵抗 R_1 を介して充電される。コンデンサCの放電は、コンデンサCと並列に接続された放電抵抗 R_2 を介してもたられる。バッファBの下流においては計測装置、例えば、可動鉄片型計測器を直接接続することが可能であり、主として、準尖頭値測定の初期のころは、この方法に従って計装されていた。より新しくは、概して評価が電子的に行われるようになり、バッファBの下流には計測装置の応答をシミュレーションするアナログ・ローパスフィルタT₂が接続された。その結果として、この回路が有する時定数は、次の3つとなった：すなわち充電時定数 $\tau_1 = R_1 \cdot C$ 、放電時定数 $\tau_2 = R_2 \cdot C$ 及びダンピング・エレメントT₂のダンピング時定数 τ_3 である。

【0005】

【発明が解決しようとする課題】準尖頭値検出器のアナログによる実現に関係して、次のような問題が生じている：すなわち正確な測定のためには、ダイオードDの補償が不可欠になることである。大きな放電時定数 τ_2 を理由として、コンデンサは、高品質でなければならず、言い換えると、大きな損失を伴うことなく比較的長い期間(数秒)にわたって電荷を保持できなければならない。図2に示されるように、準尖頭値検出器は、周波数帯が異なると指定の感度が異なり、そのためそれぞれの周波数帯ごとに異なる回路を使用する必要がある。長期安定性ならびに温度安定性は達成が難しい。検出器のチューニング及びレンジ切り替えは、結局困難であることがわかった。

【0006】従って、本発明の基礎をなす目的は、上記の欠点を持たない準尖頭値検出器を作り出すことであり、特に、当該準尖頭値検出器は、高い長期安定性ならびに温度安定性を有し、各周波数帯において使用可能であり、且つ、調整を必要としないものとする。

【0007】

【課題を解決するための手段】この目的は、特許請求の範囲の請求項1記載の特徴によって達成される。

【0008】本発明によれば、コンデンサの充電に関するプロセスをシミュレーションするデジタル充電フィルタ、コンデンサの放電に関するプロセスをシミュレーションするデジタル放電フィルタ及び計測装置の減衰応答をシミュレーションするデジタル減衰フィルタに、図1に示したアナログ・コンポーネントに代わる適用が見出されている。デジタルによる準尖頭値検出器の実現は、高い精度を伴う測定を可能にする。

【0009】従属クレームは、本発明による準尖頭値検

出器を有利に、且つ、更なる発展を含んでいる。

【0010】デジタル充電フィルタ及びデジタル放電フィルタは、1次のIIR(無限インパルス応答)フィルタとして実装可能であり、その場合において、放電フィルタに関する入力電圧がゼロに等しくなり、その結果、入力側の係数をゼロにセットすること、又は入力側の乗算器を省略することができる。

【0011】デジタル減衰フィルタは、2次のIIR(無限インパルス応答)フィルタの形をとることが可能であり、2つの臨界的に減衰させる、結合した1次のローパスフィルタを具体化することができる。この場合、2つの係数は同一になる。

【0012】デジタル入力フィルタは、同様に2次のIIR(無限インパルス応答)フィルタとして具体化することができる。

【0013】このように、本発明の準尖頭値検出器は、請求項1に記載の通り、信号(S_{in})の包絡線の重みづけした値(準尖頭値)を検出するための準尖頭値検出器(1)であって：充電コンデンサ(C)に関するプロセスをシミュレーションするデジタル充電フィルタ(4)；放電コンデンサ(C)に関するプロセスをシミュレーションするデジタル放電フィルタ(8)；前記デジタル充電フィルタ(4)及び前記デジタル放電フィルタ(8)の下流に接続された、計測装置の減衰応答をシミュレーションするデジタル減衰フィルタ(6)；を備える。また、請求項2に記載の準尖頭値検出器は、請求項1に記載の準尖頭値検出器において、デジタル充電フィルタ(4)及びデジタル放電フィルタ(8)は、1次のIIR(無限インパルス応答)フィルタの形をとり、それぞれは、1次のローパスフィルタを具体化することを特徴とする。また、請求項3に記載の準尖頭値検出器は、請求項2記載の準尖頭値検出器において、前記1次のIIR(無限インパルス応答)フィルタは、2つの加算器(25, 27)、前記加算器(25, 27)の間に備えられる遅延エレメント(28)、前記IIRフィルタの入力(IN)を、それぞれの場合において前記加算器(25, 27)の1つに接続する2つの入力係数乗算器(24, 26)及び出力側の加算器(27)を入力側の加算器(25)に接続するフィードバック係数乗算器(29)を含み、且つ、それにおいてデジタル放電フィルタ(8)に関する入力係数乗算器(24, 26)の係数(b_1 , b_2)は、ゼロとなることを特徴とする。また、請求項4に記載の準尖頭値検出器は、請求項1乃至3のいずれかに記載の準尖頭値検出器において、前記デジタル減衰フィルタ(6)は、2次のIIR(無限インパルス応答)フィルタの形をとり、2つの臨界的に減衰させる、結合した1次のローパスフィルタを具体化することを特徴とする。また、請求項5に記載の準尖頭値検出器は、請求項4記載の準尖頭値検出器において、前記2次のIIR(無限インパルス

20

30

40

50

応答) フィルタは、3つの加算器(16, 17, 18)、前記加算器(16, 17, 18)の間に備えられる2つの遅延エレメント(19, 20)、前記IIRフィルタの入力(IN)を、それぞれの場合において前記加算器(16, 17, 18)の1つに接続する3つの入力係数乗算器(21, 22, 23)、及び出力側の加算器(18)を、それぞれの場合においてそれを除いたほかの加算器(16, 17)の1つに接続する2つのフィードバック係数乗算器(14, 15)を包含し、且つ、それにおいて前記入力(IN)を入力側の加算器(16)に接続する入力係数乗算器(21)及び前記入力(IN)を出力側の加算器(18)に接続する入力係数乗算器(23)の係数(b_1 , b_3)は等しいことを特徴とする。また、請求項6に記載の準尖頭値検出器は、請求項1乃至5のいずれかに記載の準尖頭値検出器において、前記デジタル充電フィルタ(4)及び前記デジタル放電フィルタ(8)の上流にデジタル入力フィルタ(2a)を備えることを特徴とする。また、請求項7に記載の準尖頭値検出器は、請求項6に記載の準尖頭値検出器において、前記デジタル入力フィルタ(2a)は、2次のIIR(無限インパルス応答)フィルタの形をとることを特徴とする。また、請求項8に記載の準尖頭値検出器は、請求項6又は7に記載の準尖頭値検出器において、前記デジタル入力フィルタ(2a)と前記デジタル充電フィルタの間に絶対値ジェネレータ(2b)を備えることを特徴とする。

【0014】

【発明の実施の形態】以下、図面を参照して本発明をより詳細に説明する。図3に、本発明による一例とする準尖頭値検出器1の実施の形態を示す。入力信号S

は、伝達関数 $H_1(z)$ を有するデジタル入力フィルタ2a(図5)に供給される。デジタル入力フィルタ2aの出力には、出力信号の絶対値を導出する絶対値ジェネレータ2b(図5)があることから、デジタル入力フィルタ2a及び絶対値ジェネレータ2bが結合されたフィルタ・ブロック2の全体的な伝達関数は、 $a b_s \{H_1(z)\}$ となる。

【0015】入力フィルタ2は、第1のフィルタ切り替えエレメント3を介してデジタル充電フィルタ4に接続される。デジタル充電フィルタ4は、伝達関数 $H_1(z)$ を有し、時定数 $\tau_1 = R_1 \cdot C$ を伴うコンデンサCの充電に関するプロセスをシミュレーションする。図3には、本発明による準尖頭値検出器1の充電サイクルが表現されている。デジタル充電フィルタ4の出力は、第2のフィルタ切り替えエレメント5を介してデジタル減衰フィルタ6に接続される。このデジタル減衰フィルタ6は、伝達関数 $H_2(z)$ を有し、時定数 τ_2 を伴う計測装置の減衰応答をシミュレーションする。減衰フィルタ6の出力においては、出力信号 S_{out} が得られる。充電プロセスの最後における出力の最終値

は、第3の切り替えエレメント7を介してデジタル放電フィルタ8に渡され、それにおいては、この最終値が放電サイクルに関する開始値として使用される。図3に示した充電サイクルの間は、デジタル放電フィルタ8の出力が切り替えエレメント5によって減衰フィルタ6から分離されている。更に、第4の切り替えエレメント9、つまり、それを介して放電フィルタ8の出力を充電フィルタ4の入力に接続することができる切り替えエレメントが備わっている。しかしながら、図3に示した充電サイクルの間は、この切り替えエレメント9が開かれている。

【0016】更に、コントロール・ユニット10が備えられており、それにおいてフィルタ2の出力電圧 X_1 と減衰フィルタ6の入力電圧 X_2 が比較される。電圧 X_1 が電圧 X_2 より大きいときには、回路が充電サイクルにあり、コントロール・ユニット10が、切り替えエレメント3、5、7及び9を図3に示す切り替え状態に切り替えている。電圧 X_2 が電圧 X_1 より大きい場合には、回路が放電サイクルにあり、切り替えエレメント3、5、7及び9が図4に示す切り替えポジションに切り替えられている。

【0017】図4に示されている切り替えポジションにおいては、フィルタ2の出力が充電フィルタ4から切り離される。更に、充電フィルタ4の出力が、減衰フィルタ6及び放電フィルタ8のいずれからも切り離されて、且つ、放電フィルタ8の入力はゼロ電位になる。放電フィルタ8の出力は、切り替えエレメント5を介して減衰フィルタ6の入力に接続され、切り替えエレメント9を介して充電フィルタ4の入力11に接続される。つまり、放電サイクルの最後における放電フィルタ8の出力の最終値が、切り替えエレメント9を介して充電フィルタ4の入力に渡され、その結果、これを開始電圧として、この放電サイクルの直後に続く充電サイクルを開始することができる。

【0018】図5は、多少修正を加えた表現を用いた、本発明による準尖頭値検出器1のブロック図を示している。入力フィルタ・ブロック2は、入力フィルタ2a及びその下流に接続された絶対値ジェネレータ2bに分けられている。充電フィルタ4及び放電フィルタ8は、実質的に同じ方法に従って実装できることから、これら2つのフィルタは、1つのフィルタ・ブロック11に統合されている。充電フィルタ4の最終値を放電フィルタ8のための開始値として、またその逆に放電フィルタ8の最終値を充電フィルタ4のための開始値として採用することは、フィルタ・ブロック11内において内部的に保証される。従って、フィルタ・ブロック11の入力において単一の切り替えエレメント12だけが必要になる。また、ここに例示したこの実施の形態においては、検出器10が、絶対値ジェネレータ2bの出力における信号レベル X_1 と減衰フィルタ6の入力における信号レベル

X_2 を比較する。信号レベル X_1 が信号レベル X_2 より大きいときには、フィルタ・ブロック11が充電フィルタ4として動作するようにフィルタ・ブロック11が切り替えられる。その逆に信号レベル X_2 が信号レベル X_1 より大きいときには、フィルタ・ブロック11が放電フィルタ8として動作するようにフィルタ・ブロック11が切り替えられる。減衰フィルタ6の下流には、出力信号 S_{out} の最大値を決定する最大値ジェネレータ13が接続されている。

【0019】デジタル・フィルタ2a、4、8及び6の実装に関するいくつかの例を図6乃至図8に示す。

【0020】図6は、入力フィルタ2aの例として示した実施の形態である。準尖頭値検出器1の具体化をデジタル的に行う場合には、一方においてはR1及びCからなる充電RCエレメント、他方においてはR2及びCからなる放電RCエレメントのみがデジタル・ローパスフィルタとして具体化され、且つ、減衰フィルタT₃が臨界的に減衰させる2次のローパスフィルタとして具体化されるようにしたのでは、図2に示した振る舞いが正確に得られないことが明らかになっている。入力フィルタ2は、標準に指定されている測定帯域幅を獲得するために、測定装置の周波数応答を矯正する。図2に示されている振る舞いを、パルスレート関数としてシミュレーションするために、まず入力フィルタ2aにおいて入力信号 S_{in} のプレフィルタリングを行わなければならない。この入力フィルタ2aは、例えば、63の遅延エレメント（タップ）を伴うFIR（有限インパルス応答）として実装されなければならないことが分かった。この実装は、例えば、ASICによるハードウェアを用いた具体化に適している。図6に例示した好ましい実施の形態に関しては、入力フィルタ2aが、2次のIIR（無限インパルス応答）フィルタとして実装される。この実装は、例えば、デジタル信号プロセッサ（DSP）による具体化の場合に適したものとなる。

【0021】図6に示したように、2次のIIRフィルタとして入力フィルタ2aを具体化する場合に、従来の方法においては、3つの加算器16、17、18が備えられ、それらが遅延エレメント19及び20を介して互いに接続される。入力INは、当該入力信号に第1の入力係数 b_0 を乗じる第1の入力係数乗算器21を介して第1の加算器16に接続されており、当該入力信号に第2の入力係数 b_1 を乗じる第2の入力係数乗算器23を介して第2の加算器17に接続されており、且つ、当該入力信号に第3の入力係数 b_2 を乗じる第3の入力係数乗算器25を介して第3の加算器18に接続されている。第3の加算器18の出力は、当該出力信号に第1のフィードバック係数 $-a_0$ を乗じる第1のフィードバック係数乗算器14を介して第1の加算器16に接続されており、且つ、当該出力信号に第2のフィードバック係数 $-a_1$ を乗じる第2のフィードバック係数乗算器15

を介して第2の加算器17に接続されている。第1の加算器16は、係数乗算器21及び14の出力信号を加算する。第2の加算器17は、遅延エレメント19の出力信号と係数乗算器22及び15の出力信号を加算する。第3の加算器18は、遅延エレメント20の出力信号と係数乗算器23の出力信号を加算する。係数 b_1 、 b_2 、 b_3 、 $-a_2$ 及び $-a_3$ は、図2に示す振る舞いが得られるように選択する必要がある。

【0022】図7Aは、1次のIIRフィルタとしてフィルタ・ブロック11の実装を示している。1次のIIRフィルタの場合においては一般的なように、入力INは、当該入力信号に第1の入力係数 b_0 を乗じる第1の入力係数乗算器24を介して第1の加算器25に接続されており、且つ、当該入力信号に第2の入力係数 b_1 を乗じる第2の入力係数乗算器26を介して第2の加算器27に接続されている。加算器25及び27は、遅延エレメント28を介して互いに接続されている。第2の加算器27の出力は、第2の加算器27の出力信号にフィードバック係数 $-a_1$ を乗じるフィードバック係数乗算器29を介して第1の加算器25に接続されている。第1の加算器25は、係数乗算器24及び29の出力信号を加算する。第2の加算器27は、遅延エレメント28の出力信号と係数乗算器26の出力信号を加算する。

【0023】フィルタ・ブロック11が充電フィルタ4として動作する場合においては、係数 b_1 、 b_2 及び $-a_2$ を、フィルタ・ブロック11が1次のローパスフィルタとして動作するように選択する必要がある。関連する等価回路図を図7Bに示す。コンデンサCは、抵抗R1を介して充電される。

【0024】フィルタ・ブロック11が放電フィルタ8として動作する場合においては、入力係数 b_1 及び b_2 を、ゼロに等しく選択する必要がある。従って、充電フィルタ4の実装と放電フィルタ8の実装が分けられる場合には、係数乗算器24及び26を省略することができる。関連する等価回路図を図7Cに示す。抵抗R2を介したコンデンサCの放電は、直列抵抗R2の入力が回路のアースに接続されているローパスフィルタと等価になる。つまり、この場合においては、ゼロに等しい入力信号が継続的にデジタル・フィルタに供給される。第2の加算器27の出力には、Nを因数としてサンプリングレートを下げるダウンサンブラ（サンプリングレート・コンバータ）が備わっている。

【0025】減衰フィルタ6は、図8に示すように、入力フィルタ2aと実質的に同じようにして、2次のIIRフィルタとして実装することができる。この接続においては、図6に関連した説明を参照するものとし、図6に基づいて既に説明した要素には、対応する参照記号が与えられている。減衰フィルタ6は、2つの臨界的（批評的）に減衰させる、結合した1次のローパスフィルタからなることから、第1の入力係数 b_0 が第3の入力係

数 b_1 と同一になる。このことは、図 8 で明らかとなる。

【0026】図 9 及び 10 には、本発明による準尖頭値検出器 1 の振る舞いが、2 つの例に基づいて示されている。

【0027】図 9 A は、1 Hz のパルスレータ（繰り返しレータ）を伴う入力信号 S_{in} を表す。これにおいては、パルスの下側となるエリアが 1 に正規化されている。図 9 B には、フィルタ・ブロック 11 の出力における図 9 A に表された入力信号 S_{in} に対応する信号 X_2 及び減衰フィルタ 6 の出力における出力信号 S_{out} が、時間 t の関数として表されている。充電フィルタ 4 ならびに放電フィルタ 8 によってシミュレーションされた鋸歯状形の充電ならびに放電の振る舞いを明確に認識することができる。2 つの臨界的に減衰させる、結合した 1 次のローパスフィルタ 1 からなる減衰フィルタ 6 は、減衰された波状信号 S_{out} をもたらす。

【0028】図 10 A は、5 Hz のパルスレータ（繰り返しレータ）を伴う入力信号 S_{in} を表す。これにおいてもパルスに包含されるエリアが 1 に正規化されている。図 10 B は、前述同様にフィルタ・ブロック 11 の出力における信号 X_2 及び減衰フィルタ 6 の出力における出力信号 S_{out} を表す。図 9 B に示される信号 S_{out} とは対照的に、この場合の信号 S_{out} は、波状性の影響をあまり受けず、漸近的限界値に近似される。最大値ジェネレータ 13 は、それぞれの場合において、あらかじめ決定済みの測定時間の後に信号 S_{out} の最大値を確保する。

【0029】本発明が、ここに例示した実施の形態に限定されることはない。特に、このほかのデジタル・フィルタ、例えば、FIR フィルタを用いた具体化も可能である。

【図面の簡単な説明】

【図 1】 従来技術によるアナログ設計の準尖頭値検出器の基本構造を示したブロック図である。

【図 2】 準尖頭値検出器の感度について説明することを目的としたグラフである。

【図 3】 本発明による準尖頭値検出器の、第 1 の切り替え状態の実施の形態を示したブロック図である。

【図 4】 図 3 に示した準尖頭値検出器の、第 2 の切り替え状態の実施の形態を示したブロック図である。

【図 5】 本発明による準尖頭値検出器の実施の形態を示したブロック図である。

【図 6】 図 3 乃至図 5 に例示した実施の形態における入力フィルタの具体化を示したブロック図である。

【図 7】 (図 7 A) 図 3 乃至図 5 に例示した実施の形態における充電フィルタ又は放電フィルタの具体化を示したブロック図である。(図 7 B) 充電フィルタの等価回路図である。(図 7 C) 放電フィルタの等価回路図である。

【図 8】 図 3 乃至図 5 に例示した実施の形態における減衰フィルタの具体化を示したブロック図である。

【図 9】 (図 9 A) 1 Hz のパルスレータを伴う干渉信号を示したグラフである。(図 9 B) 本発明による準尖頭値検出器の場合における、図 9 A に示されるとき、入力信号が減衰フィルタの前及びその後の信号を示したグラフである。

【図 10】 (図 10 A) 5 Hz のパルスレータを伴う干渉信号を示したグラフである。(図 10 B) 本発明による準尖頭値検出器の場合における、図 10 A に示されるとき、入力信号が減衰フィルタの前及びその後の信号を示したグラフである。

【符号の説明】

2 入力フィルタ

2 a デジタル入力フィルタ

2 b 絶対値ジェネレータ 2 b

3 第 1 のフィルタ切り替えエレメント

4 デジタル充電フィルタ

5 第 2 のフィルタ切り替えエレメント

6 デジタル減衰フィルタ

7 第 3 の切り替えエレメント

8 デジタル放電フィルタ

9 第 4 の切り替えエレメント

10 コントロール・ユニット

11 フィルタ・ブロック

12 切り替えエレメント

13 最大値ジェネレータ

14 第 1 のフィードバック係数乗算器

15 第 2 のフィードバック係数乗算器

16 第 1 の加算器

17 第 2 の加算器

18 第 3 の加算器

19 遅延エレメント

20 遅延エレメント

21 第 1 の入力係数乗算器

23 第 3 の入力係数乗算器

24 第 1 の入力係数乗算器

25 第 1 の加算器

26 第 2 の入力係数乗算器

27 第 2 の加算器

28 遅延エレメント

S_{in} 入力信号

S_{out} 出力信号

C コンデンサ

R 1 充電抵抗

R 2 放電抵抗

B バッファ

T₃ アナログ・ローパスフィルタ


τ_1 充電時定数

τ_2 放電時定数


τ : ダンピング時定数
 $H_k(z)$: 伝達関数

* X_1 : 信号レベル
 * X_2 : 信号レベル


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図9】



【図 10】



Fターム(参考) 2G035 AA01 AB11 AC05 AD04 AD10
AD17 AD22 AD45 AD55